Derwent WPI

(c) 2007 The Thomson Corporation. All rights reserved.

0008931708

WPI Acc no: 1998-483186/199842 XRPX Acc No: N1998-376952

Arbiter system for signal transfer in synchronous digital logic circuit systems - requires request signal transfer time to provide select signal value corresponding to each of number of request signal values

Patent Assignee: SUN MICROSYSTEMS INC (SUNM) Inventor: CHIANG T; CHIANG T C; WEBBER T P

Patent Family (3 patents, 26 countries)

Patent Number	Kind		Application Number	Kind	Date	Update	Туре
EP 866404	A2	19980923	EP 1998301832	Α	19980312	199842	В
US 5815023	A	19980929	US 1997821266	Α	19970320	199846	E
JP 10275075	A	19981013	JP 199871905	Α	19980320	199851	E

Priority Applications (no., kind, date): US 1997821266 A 19970320

Patent Details

Patent Number	Kind	Lan	Pgs	Draw	Filing	Notes
EP 866404	A2	EN	14	5		
Regional Designated States,Original	ES FI	FR G	B GF V M	R IE IT C MK		
JP 10275075	Α	JA	11			

Alerting Abstract EP A2

The system includes an unbalanced multiplexer that has a number of multiplexer inputs, a select input, and a number multiplexer signal paths. Each of the latter extends from an associated one of the multiplexer inputs to an output of the multiplexer. Time characteristics of each of the multiplexer signal paths are unequal. An arbiter is coupled to receive a number of request signal values, which prompt the arbiter to control the multiplexer, via a select signal, to select one of the multiplexer inputs.

The arbiter requires a request signal transfer time to provide a select signal value corresponding to each of the number of request signal values.

ADVANTAGE - Minimises overall signal transfer time of slowest request signal path of arbiter system even at cost of increasing signal transfer times of faster request signal paths.

Title Terms /Index Terms/Additional Words: ARBITER; SYSTEM; SIGNAL; TRANSFER; SYNCHRONOUS; DIGITAL; LOGIC; CIRCUIT; REQUIRE; REQUEST; TIME; SELECT; VALUE; CORRESPOND; NUMBER

Class Codes

International Patent Classification

IPC	Class Level	Scope	Position	Status	Version Date		
G06F-	1						
013/364;							
G06F-007/00;			Main		"Version 7"		
H03K-017/62							
G06F-	1						
013/362;			Secondary	,	"Version 7		
H04L-012/40					,		

US Classification, Issued: 327407000, 327408000

File Segment: EPI; DWPI Class: T01; W01

Manual Codes (EPI/S-X): T01-H05B3; W01-A06B1; W01-A08A; W01-B07

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-275075

(43)公開日 平成10年(1998)10月13日

(51) Int.Cl.6 G06F 7/00 識別記号

FΙ

G06F 7/00

13/362

s 510Z

G06F 13/362

5 1 0

審査請求 未請求 請求項の数19 OL (全 11 頁)

(21)出願番号

特願平10-71905

(22)出顧日

平成10年(1998) 3月20日

(31)優先権主張番号 821266

(32)優先日

1997年3月20日

(33)優先権主張国

米国(US)

(71)出願人 597004720

サン・マイクロシステムズ・インコーポレ

ーテッド

Sun Microsystems, In

アメリカ合衆国カリフォルニア州94303.

パロ・アルト、サン・アントニオ・ロード

901, エムエス・ピーエイエル01-521

(72)発明者 トーマス・ピー・ウェバー

アメリカ合衆国マサチューセッツ州01366

-9755, ピーターシャム, サウス・メイ

ン・ストリート 21

(74)代理人 弁理士 社本 一夫 (外5名)


最終頁に続く

(54) 【発明の名称】 不平衡マルチプレクサとアービタの組合せ

(57)【要約】

【課題】 アービタ・システムにおける最低速要求信号 バスの全信号転送時間を最小化すること。

【解決手段】 マルチプレクサ312は、各々が4個の 入力316~322から出力324に伸長されている4 つのマルチプレクサ信号パスを有し、4つのマルチプレ クサ信号パスの各時間特性は等しくない。マルチプレク サ信号パス及び4つの要求信号値に対応する選択信号値 を提供するためにアービタ314によって要求される要 求信号転送時間の時間特性は、アービタ上で要求信号値 を処理し、且つ対応する入力316~322から出力3 24にソース信号を送信するために必要とされるアービ タ・システム転送時間がマルチプレクサに対する各入力 についてほぼ等しくなるように整合される。



【特許請求の範囲】

【請求項1】 複数のマルチプレクサ入力と、選択入力 と、複数のマルチプレクサ信号パスであって各々が前記 複数のマルチプレクサ入力の関連する1つから前記マル チプレクサの出力に伸長されており且つ前記マルチプレ クサ信号パスの各々の時間特性が等しくない当該複数の マルチプレクサ信号パスとを含む不平衡マルチプレクサ ٤.

前記複数のマルチプレクサ入力の1つを選択するために 選択信号を介して前記マルチプレクサを制御するよう促 10 す複数の要求信号値を受け取るために結合されたアービ タであって、前記複数の要求信号値のそれぞれに対応す る選択信号値を供給するために要求信号転送時間を必要 とするアービタとを備えるアービタ・システム。

【請求項2】 前記マルチプレクサ信号バスの前記時間 特性と前記要求信号転送時間とは、前記アービタを通じ て前記複数の要求信号値の1つを処理し且つ選択された ソース信号をその対応するマルチプレクサ信号入力から 前記マルチプレクサ出力に通すのに必要とされるシステ ム転送時間が前記マルチプレクサ入力の各々についてほ 20 ぼ等しくなるように整合される請求項1記載のアービタ ・システム。

【請求項3】 前記マルチプレクサ入力の各々に対応す る前記システム転送時間は、前記アービタ・システムの 速度が最大化されるように最小化される請求項2記載の アービタ・システム。

【請求項4】 前記複数の要求信号値の各々に対応する 前記要求信号転送時間は、前記要求信号値の優先順位が 低下するにつれて増加する請求項1乃至請求項3のいず れか一項に記載のアービタ・システム。

【請求項5】 4つのマルチプレクサ入力が設けられ、 前記アービタは優先順位エンコーダであり、

前記アービタからの4つの選択信号値select_ O, select_1, select_2, selec t_3 と前記アービタの4つの要求信号値 req_0 、 req_l、req_2、req_3との関係は、

【数1】select_0=req_0

 $select_1 = !req_0&req_1$

 $select_2 = !req_0 \& !req_l \& re$

select_3=!req_0&!req_1&!r eq_2&req_3

によって定義される請求項1乃至請求項4のいずれかの 一項に記載のアービタ・システム。

【請求項6】 第1ソース信号を受け取るために結合さ れている第1入力と、前記select_0信号を受け 取るために結合されている第2入力とを有する第1AN Dゲートと、

第2ソース信号を受け取るために結合されている第1入

されている第2入力とを有する第2ANDゲートと、 第3ソース信号を受け取るために結合されている第1入 力と、前記select _ 2 信号を受け取るために結合

されている第2入力とを有する第3ANDゲートと、

第4ソース信号を受け取るために結合されている第1入 力と、前記select_3信号を受け取るために結合 されている第2入力とを有する第4ANDゲートと、

前記第1ANDゲートからの出力信号を受け取るために 結合されている第1入力と、前記第2ANDゲートから の出力信号を受け取るために結合されている第2入力と を有する第10Rゲートと、

前記第10Rゲートからの出力信号を受け取るために結 合されている第1入力と、前記第3ANDゲートからの 出力信号を受け取るために結合されている第2入力とを 有する第2ORゲートと、

前記第20Rゲートからの出力信号を受け取るために結 合されている第1入力と、前記第4ANDゲートからの 出力信号を受け取るために結合されている第2入力とを 有し且つ前記マルチプレクサの前記出力を供給する第3 ORゲートとを備える請求項5記載のアービタ・システ ム。

【請求項7】 各々のソース・キューが前記マルチプレ クサ入力の関連の1つに結合され、ソース信号をその関 連するマルチプレクサ入力に供給する、複数のソース・

前記マルチプレクサの出力からの出力信号を受け取るた めに結合されている宛先キューとを更に備える請求項1 乃至請求項6のいずれかの一項に記載のアービタ・シス テム。

【請求項8】 前記アービタは、 30

> 前記ソース・キューに対してデキュー制御信号を、 前記宛先キューに対してエンキュー制御信号を供給する 請求項7記載のアービタ・システム。

> 【請求項9】 各々のソース・レジスタが前記マルチプ レクサ入力の関連の1つに結合され、ソース信号をその 関連するマルチプレクサ入力に供給する、複数のソース ・レジスタと、

前記マルチプレクサの出力からの出力信号を受け取るた めに結合されている宛先レジスタとを更に備える請求項 40 1乃至請求項8のいずれかの一項に記載のアービタ・シ ステム。

【請求項10】 前記アービタは、

前記ソース・レジスタに対してクロック制御信号を、 前記宛先レジスタに対してクロック制御信号を供給する 請求項9記載のアービタ・システム。

【請求項11】 複数のソース信号を受け取るために結 合されているn個の入力を有し、且つ出力信号を供給す るマルチプレクサと、

前記ソース信号の1つを選択するために選択信号を介し 力と、前記 s e l e c t _ l 信号を受け取るために結合 50 て前記マルチプレクサを制御するよう促す複数の n 個の

要求信号値を受け取るために結合されているアービタと

3

前記アービタ及び前記マルチプレクサは、前記アービタ を通じて前記n個の要求信号の1つを処理するために且 つ前記マルチプレクサを通じて対応するソース信号をス テアするために必要とされるシステム転送時間が前記n 個の要求信号値の各々に対してほぼ等しいように整合さ れた時間特性を有するアービタ・システム。

【請求項12】 前記マルチプレクサは、各々が前記マ ルチプレクサのn個の入力の関連する1つから前記マル 10 チプレクサの出力に伸長するn個のマルチプレクサ信号

前記n個のマルチプレクサ信号パスの各々の時間特性が 等しくない請求項11記載のアービタ・システム。

【請求項13】 前記複数のn個の要求信号値の各々に 対応する前記システム転送時間は、前記アービタ・シス テムの速度が最大化されるように最小化される請求項1 1又は請求項12に記載のアービタ・システム。

【請求項14】 nは4に等しく、

前記アービタは優先順位エンコーダであり、

前記アービタからの4つの選択出力信号値select $_0$, select $_1$, select $_2$, sele c t _ 3 と前記アービタの 4 つの要求信号値 r e q _ O、req_l、req_2、req_3との関係は、

【数2】 $select_0 = req_0$

 $select_l = !req_0&req_1$ select_2=!req_0&!req_1&re

select_3=!req_0&!req_1&!r eq_2&req_3

によって定義される請求項11乃至請求項13のいずれ かの一項に記載のアービタ・システム。

【請求項15】 前記ソース信号の1つを受け取るため に結合されている第1入力と、前記select_0信 号を受け取るために結合されている第2入力とを有する 第1ANDゲートと、

前記ソース信号の1つを受け取るために結合されている 第1入力と、前記select __1信号を受け取るため に結合されている第2入力とを有する第2ANDゲート

前記ソース信号の1つを受け取るために結合されている 第1入力と、前記select _ 2信号を受け取るため に結合されている第2入力とを有する第3ANDゲート と、

前記ソース信号の1つを受け取るために結合されている 第1入力と、前記select_3信号を受け取るため に結合されている第2入力とを有する第4ANDゲート

前記第1ANDゲートからの出力信号を受け取るために 結合されている第1入力と、前記第2ANDゲートから 50 入力から前記マルチプレクサ出力に通すため必要とされ

の出力信号を受け取るために結合されている第2入力と を有する第10Rゲートと、

前記第10Rゲートからの出力信号を受け取るために結 合されている第1入力と、前記第3ANDゲートからの 出力信号を受け取るために結合されている第2入力とを 有する第2ORゲートと、

前記第20Rゲートからの出力信号を受け取るために結 合されている第1入力と、前記第4ANDゲートからの 出力信号を受け取るために結合されている第2入力とを 有し、且つ前記マルチブレクサの前記出力を供給する第 3ORゲートとを備える請求項14記載のアービタ・シ

【請求項16】 前記複数のソース信号を前記マルチプ レクサの前記複数のn個の入力に供給するために結合さ れている複数のソース・キューと、

前記マルチプレクサからの前記出力信号を受け取るため に結合されている宛先キューとを更に備え、

前記アービタは、前記複数のソース・キューに対してデ キュー制御信号を供給し、前記宛先キューに対してエン 20 キュー制御信号を供給する請求項11乃至請求項15の いずれかの一項に記載のアービタ・システム。

【請求項17】 前記複数のソース信号を前記マルチプ レクサの前記複数のn個の入力に供給するために結合さ れている複数のソース・レジスタと、

前記マルチプレクサからの前記出力信号を受け取るため に結合されている宛先レジスタとを更に備え、

前記アービタは、前記ソース・レジスタ及び前記宛先レ ジスタに対してクロック制御信号を供給する請求項11 乃至請求項16のいずれか一項に記載のアービタ・シス 30 テム。

【請求項18】 宛先信号パスに対して複数のソース信 号を早くアービトレーション及び転送するための方法で あって、

複数のソース信号を受け取るためマルチプレクサの複数

のn個のマルチプレクサ入力を結合するステップであっ て、前記マルチプレクサは各々が前記複数のn個のマル チプレクサ入力の1つから前記マルチプレクサの出力に 伸長する複数のマルチプレクサ信号パスを含む、前記複 数のn個のマルチプレクサ入力を結合するステップと、 前記 n 個のマルチプレクサ入力の1つを選択するため各 々が当該アービタに前記マルチプレクサを制御するよう 促す複数のn個の要求信号値を選択信号を介して受け取 るためにアービタを結合するステップであって、前記ア ービタは前記要求信号値の各1つを前記アービタを介し て処理するため別々の要求信号転送時間を必要とし且つ 対応する選択信号値を供給する、前記アービタを結合す

前記要求信号値の1つを前記アービタを介して処理し且 **つ前記ソース信号の 1 つを前記対応するマルチプレクサ**

るステップと、

るシステム転送時間が前記マルチプレクサ入力の各々に 対してほぼ等しいよう、前記マルチプレクサ信号バスの 前記時間特性と前記要求信号転送時間とを整合させるス テップとを備える方法。

【請求項19】 アービトレーション及び転送のための 方法の速度が最大化されるように前記各マルチプレクサ の各々に対応する前記システム転送時間を最小化するス テップを更に備える請求項18記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子工学システム における信号の交換及びルーティングに関する。より詳 細には、本発明は、同期ディジタル論理回路及びシステ ムにおいて信号を転送するための高速アービタ及びマル チプレクサの組合せに関する。

[0002]

【従来の技術】非常に多くの電子工学システムが、同一 システム内の構成要素間及び異なるシステムの構成要素 間において信号をルーティングするための信号転送装置 を備えている。例えば、一般的なコンピュータシステム 20 は、中央処理装置(CPU)、入力/出力処理装置、メ インメモリ、入力/出力装置、及び周辺装置を含む種々 の構成要素を備えている。これら構成要素は、バスある いはスイッチといった信号転送装置によって相互結合さ れ得る。信号転送装置及びシステムの他の特に一般的な 使用方法は、ネットワーク・ルーティング環境において である。

【0003】信号転送装置は、システム上における信号 転送時間を計測することにより識別され得る。同期信号 転送システムでは、情報は、ソース装置及び宛先装置の 30 双方に対して予め知られているタイム・スロットの間に 転送される。同期通信は、情報の転送に用いられるタイ ム・スロットがシステム内の最も遅い装置によって主に 決定されるという短所を有している。従って、より早い 装置は、自身の最大速度で通信することができない。

【0004】図1には、従来技術の一般的な信号パス・ アービタ・システム100が図示されている。アービタ ・システム100は、4つのソース信号パス102,1 04,106及び108を、単一の宛先信号パス110 に対して同期して一時に1つ結合するために用いられ る。各信号バス102、104、106、108及び1 10は、ディジタルデータ及び制御信号を伝送し得る。 ディジタル信号の伝播に関しては、各信号パス102, 104, 106, 108及び110は、キュー、レジス タ、または、先入れ先出し(FIFO)信号パスであり 得る。アービタ・システム100は、従来技術の時間平 衡マルチプレクサ112及びアービタ114を有してい る。マルチプレクサ112は、4つのマルチプレクサ入 力116,118,120及び122を有している。4 つのマルチプレクサ入力116、118、120及び1 50 ィブであるかに応じて、アービタ114は、適切な選択

22の各々は、ソース信号パス102, 104, 106 及び108の1つからソース信号を受け取るために結合 されている。

【0005】第1マルチプレクサ入力116は、第1ソ ース信号パス102からソース信号A0を受け取るため に結合されている。第2マルチプレクサ入力118は、 第2ソース信号バス104からソース信号A1を受け取 るために結合されている。第3マルチプレクサ入力12 0は、第3ソース信号パス106からソース信号A2を 10 受け取るために結合されている。第4マルチプレクサ入 カ122は、第4ソース信号パス108からソース信号 A3を受け取るために結合されている。マルチプレクサ 112はまた、マルチプレクサ出力124を有してい る。宛先信号パス110は、マルチプレクサ出力124 から出力信号Yを受け取るために結合されている。マル チプレクサ112は、アービタ114から受け取られる マルチプレクサ選択信号により制御される。マルチプレ クサ112は、選択バス126を介して選択信号を受け 取るために結合されているマルチプレクサ選択入力12 5を有している。選択バス126は、アービタ114の 選択出力127からの選択信号を受け取るために結合さ れている。一般的に、アービタ114は、ソース信号バ ス102, 104, 106及び108に対してデキュー 制御バス140を介してデキュー制御信号を供給する。 アービタ114はまた、一般的に、宛先信号パス110 に対してエンキュー制御バス138を介してエンキュー 制御信号を供給する。

【0006】アービタ114は、マルチプレクサ112 を制御してソース信号をソース信号パス102,10 4,106及び108の内の1つから宛先信号パス11 0に通すようにアービタ114を促す要求信号を受け取 る。アービタ114は、4つの要求入力130、13 2, 134及び136を有する。第1要求入力130 は、マルチプレクサ112を制御してソース信号A0を 第1ソース信号パス102から宛先信号パス110に通 すようアービタ114を促す第1要求信号req_0を 受け取るため結合されている。第2要求入力132は、 マルチプレクサ112を制御してソース信号A1を第2 ソース信号パス104から宛先信号パス110に通すよ 40 うアービタ114を促す第2要求信号 r e q _ 1を受け 取るため結合されている。第3要求入力134は、マル チプレクサ112を制御してソース信号A2を第3ソー ス信号パス106から宛先信号パス110に通すようア ービタ114を促す第3要求信号 r e q _ 2を受け取る ため結合されている。第4要求入力136は、マルチブ レクサ112を制御してソース信号A3を第4ソース信 号パス108から宛先信号パス110に通すようアービ タ114を促す第4要求信号req_3を受け取るため 結合されている。4つの要求信号のうちのどれがアクテ

信号値をマルチプレクサ112にマルチプレクサ選択バ ス126を介して供給し、該アクティブな要求信号値に 対応するマルチプレクサ入力を選択する。

7

【0007】アービタ・システム100は、同期アービ タ・システムであり、定常状態でクロックサイクル当た り1つの要求をディスパッチ(dispatch)する ことが要求され得る。要求信号パスは、アービタ114 を通じて各要求入力130,132,134及び136 からアービタ114の選択出力127に延伸している。 一般的に、アービタ114は、4入力及び2出力を有す 10 るエンコーダに結合された4入力及び4出力を有する優 **先順位エンコーダとして実行される。優先順位エンコー** ダは、2つ以上の要求入力信号が同時にアクティブな場 合、出力選択信号値が最高優先順位を有する要求入力信 号に確実に対応するために必要な論理を有している。一 般的に、要求信号パスは、論理ゲート数と、パスを通過 する信号伝播遅れとに関連して変化する。従って、要求 信号パスのタイミング特性は不平衡である。一般的に、 最小伝播遅れを有する要求信号バスは最高優先順位要求 信号パスであり、最大伝播遅れを有する要求信号パスは 20 最低優先順位要求信号バスである。

【0008】通常、ソース信号パス102、104、1 06及び108の内の1つから宛先信号パス110に対 する信号転送は、1クロックサイクル内に実行される。 4つの要求信号の各々について、アービタ114上で要 求信号を処理し、且つ対応する選択されたソース信号を マルチプレクサ112を通じて宛先信号パス110へス テア(steer)するために必要な時間であるアービ タ・システム転送時間が存在する。信号パス・アービタ テム100内で信号転送が実行され得る最大クロック周 波数は、通常、最大要求信号転送時間を有する要求信号 値(即ち、最低速要求信号値)に対応するシステム転送 時間によって決定される。従って、最大クロック周波数 の期間は、最低速要求信号値に対応するシステム転送時 間と少なくとも同じ長さでなければならない。

【0009】図2には、従来技術の一般的な時間平衡マ ルチプレクサ112の論理回路ブロック図が図示されて いる。マルチプレクサ112は、4つの3入力ANDゲ ート150、及び2つのNOTゲート156及び158 を有している。4つのANDゲート142, 144, 1 46及び148は各々、図1にも図示するようにソース 信号AO、A1、A2及びA3をそれぞれ受け取る4つ のマルチプレクサ入力116,118,120及び12 2の内の1つを有している。2つのNOTゲート156 及び158は、それぞれ、4つの可能性ある選択信号値 を実現するために論理ハイ値及び論理ロー値の間で変化 する選択出力信号select_l及びselect_

46及び148は更にそれぞれ、NOTゲート156及 び158からの信号を受け取る一対の選択入力を有して いる。選択入力152及び154は、図1の2回線選択 バス126に結合されている図1のマルチプレクサ選択 入力125を備えている。4入力ORゲート150は、 各ANDゲート142, 144, 146及び148から 入力信号を受け取る。マルチプレクサ112のマルチプ レクサ入力116,118,120及び122の各々、 及びマルチプレクサ出力124は、1回線より多い信号 線であり得る。マルチプレクサ出力124への所望のマ ルチプレクサ入力信号のルーティングは、選択入力線1 52、154により制御されている。マルチプレクサ1 12は、各マルチプレクサ入力116,118,120 及び122からマルチプレクサ出力124に延伸する4 つのマルチプレクサ信号パスを有している。各マルチプ レクサ信号パスは、3入力ANDゲート142、14 4, 146及び148の1つ、及び4入力ORゲート1 50を有している。各マルチプレクサ信号パスは同一数 並びに同一型の論理ゲートを有しているので、各マルチ ブレクサ信号バスの伝播遅れはほぼ等しい。各マルチブ レクサ信号パスの伝播遅れがほぼ等しいので、マルチプ レクサ112は平衡した時間特性を有する。

【発明が解決しようとする課題】しかしながら、図1に 戻ると、アービタ114上で各要求信号値を処理し、且 つ対応するソース信号をマルチプレクサ112を通じて ステアするために必要な時間が各要求信号値について変 化し得るので、信号パス・アービタ・システム100は 平衡した時間特性を持ち合わせていない。既述のよう ・システム100は同期式であるので、アービタ・シス 30 に、アービタ・システム100の最大クロック周波数の 期間は、アービタ114上で最低速要求信号を処理し、 且つ対応する選択ソース信号を選択されたソース信号パ スからマルチプレクサ112を通じて宛先信号パス11 0 にステアするために必要な時間と少なくとも同じ長さ でなければならない。

【0011】同期式システムでは、アービタ・システム の最大周波数は、アービタ・システムを採用するシステ ムの処理速度を制限し得る。従って、たとえアービタ・ システムのより早い要求信号バスの信号転送時間を増大 ート142,144,146及び148、4入力ORゲ 40 するという犠牲においても、アービタ・システムの最低 速要求信号パスの全信号転送時間を最小化することが望 ましい。本発明の課題は、上記問題点を解決することに

[0012]

[0010]

【課題を解決するための手段】上記の観点から見て、ア ービタと不平衡なマルチプレクサとを含み、該アービタ の時間特性に対応する時間特性を有する一層早いアービ タ・システムが記載される。

【0013】本発明は、高速信号パス・アービトレーシ ○を受け取る。4つのANDゲート142, 144, 1 50 ョン及び、複数のn個のソース信号パスから宛先信号パ スへの複数のソース信号の転送のための方法及び装置を 提供する。アービタ・システムは、アービタ及びマルチ プレクサを含む。マルチプレクサは、各々が複数のソー ス信号パスの1つからソース信号を受け取るために結合 されている複数のn個の入力と、出力信号を宛先信号パ スに供給するために結合されている出力とを備えてい る。マルチプレクサは、アービタから受け取られる複数 のn個の選択信号値によって制御される。アービタは、 マルチプレクサを制御してソース信号の1つを宛先信号 パスに通すようアービタを促す複数の要求信号値を受け 10 取るために結合される。

【0014】マルチプレクサは、各々がn個のマルチプ レクサ入力の1つからマルチプレクサ出力に伸長されて いる複数のn個のマルチプレクサ信号パスを有する。本 発明の1実施形態では、n個のマルチプレクサ信号パス の各時間特性は等しくない。要求信号転送時間は、n個 の要求信号値の各々に対応する選択信号値を提供するた めにアービタによって必要とされる時間である。本発明 においては、マルチプレクサ信号バス及び要求信号転送 時間の時間特性は、アービタ上で要求信号値の1つを処 20 理し且つソース信号を対応するマルチプレクサ入力から マルチプレクサ出力に通すために必要とされるアービタ ・システム転送時間がマルチプレクサに対する各入力に ついてほぼ等しいように整合される。同期式システムに おいて本発明の信号パス・アービタ・システムが用いら れる場合には、各要求信号値に対応するシステム転送時 間はアービタ・システムの速度が最大化されるように最 小化される。

【0015】本発明の1実施形態では、nは4に等し く、アービタは、各々が4つの要求信号値の1つによっ て活性化される4つの選択信号値を提供する不平衡な優 先順位エンコーダである。アービタ要求信号パスは、4 つの要求入力の各々から複数の選択出力に伸長してい る。4つの要求信号パスは、タイミング特性とに関連し て変化する。不平衡アービタのタイミング特性に一致す るタイミング特性を有する不平衡な4入力マルチプレク サもまた備えられる。不平衡4入力マルチプレクサは、 4個のANDゲート及び3個のORゲートを有する。第 1ANDゲートは、4つのソース信号の1つを受け取る ために結合されている第1入力と、アービタから第1選 40 択信号値を受け取るために結合されている第2入力とを 有する。第2ANDゲートは、4つのソース信号の1つ を受け取るために結合されている第1入力と、アービタ から第2選択信号値を受け取るために結合されている第 2入力とを有する。第3ANDゲートは、4つのソース 信号の1つを受け取るために結合されている第1入力 と、アービタから第3選択信号値を受け取るために結合 されている第2入力とを有する。第4ANDゲートは、 4つのソース信号の1つを受け取るために結合されてい

ために結合されている第2入力とを有する。第10Rゲートは、第1ANDゲートから出力信号を受け取るために結合されている第1入力と、第2ANDゲートから出力信号を受け取るために結合されている第2入力とを有する。第20Rゲートは、第10Rゲートから出力信号を受け取るために結合されている第1入力と、第3ANDゲートから出力信号を受け取るために結合されている第2入力とを有する。第30Rゲートは、第20Rゲートから出力信号を受け取るために結合されている第1入力と、第4ANDゲートから出力信号を受け取るために結合されている第1入力と、第4ANDゲートから出力信号を受け取るために結合されている第2入力とを有する。第30Rゲートはマルチプレクサ出力を提供する。

[0016]

【発明の実施の形態】以下、本発明の理解を容易にするために、時間平衡マルチプレクサ/アービタ組合せ、並びにいくつかの詳細な発明の実施の形態について図面を参照して説明する。しかしながら、本発明がこれら詳細事項を備えることなく、あるいは代替要素又はプロセスを用いることにより実行され得ることは当業者にとって明らかである。本発明の局面の理解を妨げることがないように、周知のプロセス、手順、構成要素、及び回路の詳細については説明しない。

【0017】本発明は、高速信号パス・アービトレーシ ョン及び、複数のn個のソース信号バスから宛先信号バ スへの複数のソース信号の転送のための方法及び装置を 提供する。アービタ・システムは、複数のn個のソース 信号パスを宛先信号パスに同期結合するためにアービタ とマルチプレクサとの組合せを含む。マルチプレクサ は、各々が複数のn個のソース信号バスの1つからソー ス信号を受け取るために結合されている複数のn個の入 力、及び出力信号を宛先信号パスに供給するために結合 されている出力を備えている。マルチプレクサは、アー ビタから受け取られる複数のn個の選択信号値によって 制御される。アービタは、マルチプレクサを制御してソ ース信号の1つを宛先信号バスに通すようアービタを促 す複数の n 個の要求信号値の 1 つを受け取るためにそれ ぞれ結合されている複数のn個の要求入力を有してい る。アービタ及びマルチプレクサは、システム転送時 間、即ち、アービタ上で要求信号値を処理し且つ対応す る選択されたソース信号をマルチプレクサを通じて宛先 信号パスにステア(steer)するために必要とされ る時間が、要求信号値及び対応する選択されたソース信 号の各々について概ね等しいように、整合された時間特 性を有する。同期式アービタ・システムでは、最大シス テム転送時間はアービタ・システムの最大周波数を制限 する。本発明のアービタ・システムでは、各要求信号値 に対応するシステム転送時間はアービタ・システムの速 度が最大化されるように最小化される。

4 つのソース信号の1 つを受け取るために結合されてい 【0018】本発明は、例示により、限定によるのではる第1入力と、アービタから第4選択信号値を受け取る 50 なく、添付図面に図示され、該図面において類似の参照

番号は類似の構成要素を示す。

【0019】図3には、本発明の実施形態の1つに従う 信号パス・アービタ・システム300が図示されてい る。アービタ・システム300は、複数(n=4)のソ ース信号パス302、304,306及び308を同期 的に且つ一時に1つ単一の宛先信号パス310に結合す るために用いられる。各信号パス302,304,30 6,308及び310は、アナログ又はディジタルのデ ータ及び制御信号を伝送し得る。信号パス302,30 4,306,308及び310についてのソースは、任 10 意の適切な信号ソースであってよく、例えば、信号パス 302, 304, 306, 308及び310はキュー、 レジスタ、又は先入れ先出し(FIFO)信号パスたり 得る。アービタ・システム300は、時間スキューされ たマルチプレクサ312及びアービタ314を有してい る。マルチプレクサ312は4個のマルチプレクサ入力 316,318,320及び322を備えている。4つ のマルチプレクサ入力316,318,320及び32 2の各々は、ソース信号パス302, 304, 306及 び308の1つからソース信号を受け取るために結合さ れている。第1マルチプレクサ入力316は、第1信号 バス302からソース信号A0を受け取るために結合さ れている。第2マルチプレクサ入力318は、第2信号 パス304からソース信号A1を受け取るために結合さ れている。第3マルチプレクサ入力320は、第3ソー ス信号パス306からソース信号A2を受け取るために 結合されている。第4マルチプレクサ入力322は、第 4ソース信号パス308からソース信号A3を受け取る ために結合されている。マルチプレクサ312はまたマ ルチプレクサ出力324を有している。宛先信号パス3 10は、マルチプレクサ出力324から出力信号Yを受 け取るために結合されている。マルチプレクサ312 は、アービタ314から受け取られるマルチプレクサ選 択信号により制御される。マルチプレクサ312は、選 択バス326を介して選択信号を受け取るために結合さ れているマルチプレクサ選択入力325を有している。 本発明の既述の実施形態では、選択信号値は4ビットを 有し、また選択信号バスは4回線を有する。選択バス3 26は、アービタ314の選択出力327からの選択信 号を受け取るために結合されている。本発明の実施形態 40 の選択信号、 $select_0$ 、 $select_1$ 、sでは、アービタ314は、デキュー制御信号をソース信 号パス302, 304, 306及び308にデキュー制 御バス340を介して供給し得る。アービタ314はま た、エンキュー制御信号を宛先信号パス310にエンキ ュー制御バス338を介して供給し得る。

【0020】アービタ114は、マルチプレクサ312 を制御してソース信号パス302, 304, 306及び 308の1つをマルチプレクサ312を介して宛先信号 パス310に結合するようアービタ314を促す要求信 号値を受け取る。本発明の記載された実施形態では、ア 50 は以下のブール関係(1), (2), (3)及び(4)

ービタ314は、4つの要求入力330,332,33 4及び336を有する。第1要求入力330は、マルチ プレクサ312を制御してソース信号A0を第1ソース 信号パス302から宛先信号パス310に通すようアー ビタ314を促す第1要求信号 req_0を受け取るた め結合されている。第2要求入力332は、マルチプレ クサ312を制御してソース信号A1を第2ソース信号 パス304から宛先信号パス310に通すようアービタ 314を促す第2要求信号 req_1を受け取るため結 合されている。第3要求入力334は、マルチプレクサ 312を制御してソース信号A2を第3ソース信号パス 306から宛先信号パス310に通すようアービタ31 4を促す第3要求信号req_2を受け取るため結合さ れている。第4要求入力336は、マルチプレクサ31 2を制御してソース信号A3を第4ソース信号パス30 8から宛先信号パス310に通すようアービタ314を 促す第4要求信号 r e q _ 3を受け取るため結合されて いる。4つの要求信号のどれがアクティブであるかに応 じて、アービタ314は、アクティブな要求信号により 20 指示されたソース信号パスに対応するマルチプレクサ入 力を選択するため、適切な選択信号をマルチプレクサ3 12にマルチプレクサ選択バス326を介して供給す

12

【0021】図4には、アービタ314が優先順位エン コーダ402である本発明の実施形態の1つに従うアー ビタ314が図示されている。優先順位エンコーダ40 2は、それぞれ4つの要求信号req_0、req_ 1、req_2、req_3を受け取るために結合され ている図3に示す4つの要求入力330,332,33 4及び336を有する。優先順位エンコーダ402はま た、図3に示すマルチプレクサ312に選択信号を供給 する4つの選択出力406,408,410及び412 を有する。第1選択出力406はselect_0信号 を供給する。第2選択出力408はselect_1信 号を供給する。第3選択出力410はselect_2 信号を供給する。第4選択出力412はselect_ 3信号を供給する。優先順位エンコーダ402の4つの 選択出力406,408,410及び412は、図3に 示すアービタ314の選択出力327を構成する。4個 elect_2、select_3は、図3に示す4回 線選択バス326を通じて送信される。優先順位エンコ ーダ402は、2つ以上の要求入力信号が現在アクティ ブな場合に、活性化されている出力選択信号線を最も高 い優先順位を有する要求入力信号に確実に一致させるた めに必要な論理を備えている。

【0022】本発明の実施形態の1つでは、優先順位エ ンコーダ402からの4つの選択出力信号と、優先順位 エンコーダ402に対する4つの要求入力との間の関係

によって定義される。

*【数3】

[0023]

(1) $select_0 = req_0$ $select_l = !req_0&req_l$ (2)

*

(3) select_2 = ! req_0&! req_1&req_2

select_3

=!req_0&!req_1&!req_2&req_3 (4)

【0024】上記ブール関係(1), (2), (3), (4)において、感嘆符号「!」はブール反転演算を示 示す。優先順位エンコーダ402からの選択信号値出力 の各々は相互に排他的である。即ち、4つの選択信号値 の1つだけが一時に活性化され得る。

【0025】引き続き図4を参照すると、アービタ要求 信号パスは、アービタ314の各要求入力330,33 2,334及び336から選択出力406,408,4 10及び412にそれぞれ伸長している。各要求信号パ スにおける信号伝播遅れは、パスに並ぶ論理ゲート数に 比例する。4つの要求信号バスは、各バスに並ぶ論理ゲ ート数とに関連して変化する。上記ブール関係(1), (2), (3), (4)を参照すると、req_0に対 応する要求信号パスは最短期間を有し、この結果、最小 数の論理ゲートを用いて実行され得ることが明らかであ る。 req_0 に対応する要求信号バスは最小信号伝播 遅れを有する。 req_3 に対応する要求信号パスは最 長期間を有し、この結果最大数の論理ゲートを用いて実 行されるはずである。 r e q _ 3 に対応する要求信号パ スは最大信号伝播遅れを有する。 r e q _ 1 に対応する 要求信号バスは2番目に小さい信号伝播遅れを有し、r eq_2に対応する要求信号パスは3番目に小さい信号 30 伝播遅れを有する。従って、4 つのアービタ信号要求信 号バスのタイミング特性は不平衡にされる。本発明の実 施形態の1つでは、最短伝播遅れを有する要求信号バス は最も高い優先順位の信号パスであり、最長伝播遅れを 有する要求信号バスは最も低い優先順位の信号バスであ る。

【0026】図3を再び参照すると、アービタ300 は、同期式アービタ・システムであり、クロックサイク ル当たり1つの信号転送要求をデスパッチすることを要 求され得る。通常、ソース信号バス302,304,3 40 06及び308の1つから宛先信号パス310への信号 転送は、1信号クロックサイクル内に実行される。4つ の要求信号値の各々について、アービタ314上で要求 信号を処理し、且つ対応する選択されたソース信号をマ ルチプレクサ312を通じて宛先信号バス310にステ アするために必要な時間であるアービタ・システム転送 時間が存在する。アービタ・システム300内で信号転 送が実行され得る最大クロック周波数は、最大システム 転送時間(即ち、最低速要求信号値のシステム転送時

最大クロック周波数の期間は、アービタ314上で最低 速要求信号を処理し、且つ対応するソース信号を選択さ し、アンパサンド符号「&」はブール「AND」演算を 10 れた信号バスからマルチプレクサ312を通じて宛先信 号パス310にステアするために必要な時間と少なくと も同じ長さでなければならない。

> 【0027】時間平衡アービタ・システムでは、各要求 信号値に対応するシステム転送時間は、概ね等しい。本 発明のアービタ・システム300では、アービタ314 及びマルチプレクサ312は、整合された時間特性を有 する。即ち、不平衡アービタ314の各要求信号パスの 時間特性、及びマルチプレクサ312の各マルチプレク サ信号バスの時間特性は、各要求信号値及び対応する選 20 択されたソース信号についてのシステム転送時間がほぼ 等しいように整合されている。また、本発明のアービタ ・システム300では、要求されたソース信号値の各々 に対応するシステム転送時間は、アービタ・システム3 00の速度が最大化されるように最小化される。

【0028】図5には、時間スキューされたマルチプレ クサ312の1実施形態の論理回路ブロック図が図示さ れている。マルチプレクサ312は、4つの2入力AN Dゲート510, 520, 530及び540、及び3つ の2入力ORゲート550,560及び570を有して いる。4つのANDゲート510、520、530、5 40の各々は、図3にも図示するようにソース信号A 0, A1, A2及びA3をそれぞれ受け取る4つのマル チプレクサ入力316,318,320及び322の内 の1つを有している。4つのANDゲート510,52 0,530及び540の各々は更に、図4に示す優先順 位エンコーダ402から選択信号の1つを受け取る選択 入力を有する。第1ANDゲート510は、selec t_0信号を受け取る選択入力512を有する。第2A NDゲート520は、select_1信号を受け取る 選択入力522を有する。第3ANDゲート530は、 select_2信号を受け取る選択入力532を有す る。第4ANDゲート540は、select_3信号 を受け取る選択入力542を有する。図3に戻ると、図 5に示す4つの選択入力512,522,532及び5 42は、図3の4回線選択バス326に結合されている 図3のマルチプレクサ選択入力325を構成する。

【0029】引き続き図5を参照すると、第10Rゲー ト550は、第1ANDゲート510から出力信号を受 け取るために結合されている第1入力552を有する。 間)によって決定される。アービタ・システム300の 50 第10Rゲート550はまた、第2ANDゲート520

から出力信号を受け取るために結合されている第2入力 554を有する。第2ORゲート560は、第1ORゲ ート550から出力信号を受け取るために結合されてい る第1入力562を有する。第2ORゲート560はま た、第3ANDゲート530からの出力信号を受け取る ために結合されている第2入力564を有する。第30 Rゲート570は、第20Rゲート550から出力信号 を受け取るために結合されている第1入力572を有す る。第30Rゲート570はまた、第4ANDゲート5 40から出力信号を受け取るために結合されている第2 入力574を有する。第3ORゲート570は更に、図 3にも図示されているマルチプレクサ出力324を有す る。

【0030】更に図5を参照すると、時間スキューされ たマルチプレクサ312は、ソース信号A0, A1, A 2及びA3を受け取り、且つマルチプレクサ出力324 上に通すためにソース信号の1つを一時に選択する。マ ルチプレクサ312の各マルチプレクサ入力316,3 18,320及び322及びマルチプレクサ出力324 入力のマルチプレクサ出力へのルーティングは、図3に 示すアービタ314から選択信号を受け取り得る4本の 選択入力線512,522,532及び542によって 制御されている。

【0031】第1マルチプレクサ入力316からマルチ プレクサ出力324に伸長している第1マルチプレクサ 信号パスは、ANDゲート510及び3個のORゲート 550, 560及び570を有する。第2マルチプレク サ入力318からマルチプレクサ出力324に伸長して いる第2マルチプレクサ信号パスは、ANDゲート52 0及び3個のORゲート550, 560及び570を有 する。第3マルチプレクサ入力320からマルチプレク サ出力324に伸長している第3マルチプレクサ信号パ スは、ANDゲート530及び2個のORゲート56 0,570を有する。第4マルチプレクサ入力322か らマルチプレクサ出力324に伸長している第4マルチ プレクサ信号バスは、ANDゲート540及びORゲー ト570を有する。各マルチプレクサ信号パスは同一数 並びに同一形式の論理ゲートを有していないので、各マ ルチプレクサ信号バスにおける伝播遅れは等しくない。 各マルチプレクサ信号パスにおける伝播遅れがほぼ等し くないので、マルチプレクサ312は不平衡にされた又 はスキューされた時間特性を有すると呼ばれる。

【0032】本発明のアービタ・システム300では、 不平衡アービタ314及び時間スキューされたマルチプ レクサ312は、本発明のアービタ・システム300が 時間平衡となるように整合された時間特性を有する。即 ち、本発明のアービタ・システム300では、各要求信 号値に対応するシステム転送時間は、ほぼ等しい。ま

号値に対応するシステム転送時間は、アービタ・システ ム300の速度が最大化されるように最小化される。

16

【0033】本発明の記載された実施形態では、アービ タ・システム300は、4つの要求信号値の各々に対応 するシステム転送時間が概ね等しいよう不平衡アービタ 314の4つの要求信号パスの各々の時間特性を整合す るために、n = 4の入力、及びn = 4のマルチプレクサ パスを有する時間スキューされたマルチプレクサ312 を有する。しかしながら、本発明では、複数のn個の要 10 求信号値の各々に対応するシステム転送時間が概ね等し いよう時間不平衡アービタの時間特性を整合するため に、任意のn個の入力を有する時間スキューされたマル チプレクサ312が用いられ得ることは理解されるべき である。

【0034】以上、いくつかの発明の実施形態に基づき 本発明を説明したが、これら発明の実施形態は、本発明 の原理及びその応用を説明するために選択され記述され たものであり、これら記述に基づき当業者は、意図され る特定の用いられ方に適当な種々の改良と共に本発明並 は、2信号回線以上であり得る。所望のマルチプレクサ 20 びにこれら発明の実施の形態を最適に利用することがで きる。従って、本発明はこれら発明の実施の形態に限定 されることなく、本発明の趣旨を逸脱することなく改良 ・変更され得ることは理解されるべきである。

[0035]

【発明の効果】以上説明したように、本発明によればア ービタ・システムにおける最低速要求信号パスの全信号 転送時間を最小化することができる。

【図面の簡単な説明】

【図1】アービタ及び時間平衡マルチプレクサを含む従 来技術の信号パス・アービタ・システムの回路ブロック 図である。

【図2】従来技術の時間平衡マルチプレクサの論理回路 図である。

【図3】本発明に従った不平衡アービタ及び時間スキュ ーされたマルチプレクサを有する時間平衡信号バス・ア ービタ・システムの回路ブロック図である。

【図4】本発明に従ったアービタ・システムの実施形態 に用いられる優先順位エンコーダを備えるアービタの回 路ブロック図である。

【図5】時間平衡信号パス・アービタ・システムに用い 40 るための本発明に従う時間スキューされたマルチプレク サの論理回路図である。

【符号の説明】

100, 300…アービタ・システム

102, 104, 106, 108, 302, 304, 3 06、308…ソース信号パス

110,310…宛先信号バス

112…時間平衡マルチプレクサ

114, 314…アービタ

た、本発明のアービタ・システム300では、各要求信 50 312…時間スキューされたマルチプレクサ

338…エンキュー制御バス


340…デキュー制御バス

402…優先順位エンコーダ


18 * 5 1 0, 5 2 0, 5 3 0, 5 4 0…ANDゲート 5 5 0, 5 6 0, 5 7 0…ORゲート

*


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(71)出願人 597004720

2550 Garcia Avenue, MS PAL1-521, Mountain V iew, California 94043-1100, United States of America (72)発明者 ティン・チャック・チャン アメリカ合衆国カリフォルニア州94086, サニーベイル、ビズモ・テラス 377